GOWIN Semiconductor & Andes Technology Corp. kündigt das erste RISC an

GOWIN bietet die Andes A25 RISC-V-CPU-IP und das AE350-Subsystem als instanziierte Hartkerne in seinem GW5AST-138 FPGA an

San Jose, 29. August 2023 (GLOBE NEWSWIRE) – Andes Technology Corporation (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099), ein führender Anbieter von hocheffizienten 32/64-Bit-RISC-V-Prozessoren mit geringem Stromverbrauch cores und Gründungsmitglied von RISC-V International gibt mit großer Freude bekannt, dass sein AndesCore™ A25 RISC-V CPU IP und sein AE350 Peripherie-Subsystem gehärtet und in den GW5AST-138 FPGA-Chip von GOWIN Semiconductor, dem am schnellsten wachsenden FPGA-Unternehmen der Welt, eingebettet sind . Diese Integration, einer der ersten vollständigen RISC-V-Mikrocontroller in einem FPGA, bietet Entwicklern die A25-Prozessorleistung und die Peripheriegeräte, die die meisten Prozessoren benötigen, ohne FPGA-Ressourcen zu verbrauchen. So kann das Hardware-Team das FPGA mit seinem Mehrwertdesign füllen, während das Software-Team gleichzeitig Anwendungscode basierend auf dem umfangreichen RISC-V-Ökosystem erstellen kann.

„Andes ist bestrebt, modernste RISC-V-Technologien bereitzustellen, die es Entwicklern ermöglichen, innovative und effiziente Lösungen zu entwickeln. Die Integration der A25 RISC-V-CPU und des AE350-Peripheriesubsystems als fester Kern in den GW5AST-138 FPGA von GOWIN Semiconductor stellt einen bedeutenden Meilenstein bei der Verwirklichung dieser Vision dar“, sagte Vivien Lin, VP of Sales bei Andes North America. „Dies stellt einen bedeutenden Meilenstein für die RISC-V-Architektur dar, da sie unseren gemeinsamen Kunden eine vielseitige Hardware-Entwicklungsplattform bietet, um ihr endgültiges SoC-Design zu erstellen, zu debuggen und zu verifizieren, bevor sie ihre Netzliste für die Siliziumherstellung festlegen. Für Kunden, die keinen SoC benötigen, wird es einen vollständigen RISC-V-Computer ermöglichen, der ihre Endanwendungen steuern kann.“

„In die Arora V-Familie integrieren wir die Peripheriegeräte, die eine RISC-V-CPU normalerweise in harten Instanziierungen benötigt“, sagt Jim Gao, Sr. Director of Solution Development bei GOWIN. „Wir haben einen vollständig steuerbaren Hochgeschwindigkeits-SerDes für Anwendungen in den Bereichen Kommunikation, Videoaggregation und KI-Rechnerbeschleunigung integriert, die sehr hohe Datenraten erfordern. Zu den weiteren instanziierten Funktionen gehören Block-RAM-Module, die ECC-Fehlerkorrektur unterstützen, Hochleistungs-GPIO mit mehreren Spannungen und eine hochpräzise Taktarchitektur. Diese harten Funktionen sparen die programmierbare FPGA-Struktur von bis zu 138.000 LUTs für die einzigartige Logikimplementierung der Designer.“

Über den RISC-V-basierten GW5AST-138 FPGA:

Der AndesCore™ A25-Hardcore läuft mit 400 MHz und unterstützt die RISC-V P-Erweiterung DSP/SIMD ISA (Entwurf), Gleitkomma- und Bitmanipulationsanweisungen mit einfacher und doppelter Genauigkeit sowie MMU für Linux-basierte Anwendungen. Die AE350 AXI/AHB-basierte Plattform verfügt über Level-One-Speicher, einen Interrupt-Controller, ein Debug-Modul, einen AXI- und AHB-Bus-Matrix-Controller, eine AXI-zu-AHB-Brücke und eine Sammlung grundlegender AHB/APB-Bus-IP-Komponenten, die bereits zusammen integriert sind ein Systementwurf. DDR3-Controller und SPI-Flash-Controller in der FPGA-Struktur sichern den 32 KByte großen I-Cache und D-Cache des A25 nach Cache-Fehlschlägen. Off-Chip-DDR3 stellt Datenspeicher bereit, SPI-Flash enthält den Befehlsspeicher des A25 (Codes, die beim Booten von SPI-Flash in DDR3 und Cache kopiert werden). Neben hart instanziierten Funktionen bietet die GOWIN GW5AST-138 FPGA-Struktur 138.000 LUTs für die kundenspezifische Designimplementierung. GOWIN EDA bietet eine benutzerfreundliche FPGA-Hardware-Entwicklungsumgebung für Arora V. Die Umgebung unterstützt mehrere RTL-basierte Programmiersprachen, Synthese, Platzierung und Routing, Bitstrom-Generierung und -Download, Leistungsanalyse und geräteinterne Logikanalyse.

Preis & Verfügbarkeit

Der GW5AST-138 FPGA mit SDK mit GOWIN_V1.9.9 Beta-3 wird am 18. August über den Vertrieb verfügbar sein.

Über GOWIN Semiconductor Corp.

GOWIN Semiconductor Corp. wurde 2014 gegründet und hat seinen Hauptsitz mit großen Forschungs- und Entwicklungsabteilungen in China. Die Vision besteht darin, Kundeninnovationen weltweit mit unseren programmierbaren Lösungen zu beschleunigen. Wir konzentrieren uns auf die Optimierung unserer Produkte und die Beseitigung von Hürden für Kunden, die programmierbare Logikgeräte verwenden. Unser Engagement für Technologie und Qualität ermöglicht es Kunden, die Gesamtbetriebskosten durch den Einsatz von FPGA auf ihren Produktionsplatinen zu senken. Unser Angebot umfasst ein breites Portfolio an programmierbaren Logikgeräten, Designsoftware, Intellectual Property (IP)-Kernen, Referenzdesigns und Entwicklungskits. Wir sind bestrebt, Kunden in den Märkten Verbraucher, Industrie, Kommunikation, Medizin und Automobil weltweit zu bedienen.

Über Andes Technology

Andes ist seit achtzehn Jahren im Geschäft und Gründungsmitglied von RISC-V International. Es ist ein börsennotiertes Unternehmen (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099), ein führender Anbieter von Hochleistungs-/Low-Power-32/64- Bit-Embedded-Prozessor-IP-Lösungen und die treibende Kraft bei der Verbreitung von RISC-V. Seine V5-RISC-V-CPU-Familien reichen von winzigen 32-Bit-Kernen bis hin zu fortschrittlichen 64-Bit-Out-of-Order-Prozessoren mit DSP-, FPU-, Vector-, Linux-, Superskalar- und/oder Multi-/Many-Core-Funktionen. Bis Ende 2022 hat das kumulierte Volumen der Andes-Embedded™ SoCs 12 Milliarden überschritten. Weitere Informationen finden Sie unter https://www.andestech.com. Folgen Sie Andes auf LinkedIn, Twitter, Bilibili und YouTube!

Verwandte Zitate